Voltage regul	lator	
Patent Number:	US2002057079	
Publication date:	2002-05-16	
Inventor(s):	HORIE MASAKIYO (JP)	
Applicant(s):		
Requested Patent:	□ <u>JP2002149245</u>	
Application Number:	: US20010985355 20011102	
Priority Number(s):	JP20000345393 20001113	
IPC Classification:	G05F1/40	
EC Classification:	G05F1/575	
Equivalents:		
	Abstract	
A voltage detection circuit detects a regulator output voltage. A current detection circuit detects a regulator output current. A first amplifier circuit generates a voltage error signal in response to a command output voltage level indicative of a target value of the regulator output voltage, and in response to the detected regulator output voltage. A second amplifier circuit generates a current limiting signal in response to a command limit current level indicative of a limit value of the regulator output current, and in response to the detected regulator output current. A device controls the regulator output current in response to a control current. A first transistor provided in a flow path for the control current is driven in response to the voltage error signal. A second transistor provided in the flow path and connected in series with the first transistor is driven in response to the current limiting signal		
Data supplied from the esp@cenet database - I2		

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-149245 (P2002-149245A)

(43)公開日 平成14年5月24日(2002.5.24)

(51) Int.Cl.7

G05F 1/56

識別記号

320

FΙ

G05F 1/56

テーマコート*(参考)

320S 5H430

審査請求 未請求 請求項の数12 OL (全 15 頁)

(21)出顧番号

特願2000-345393(P2000-345393)

(22)出顧日

平成12年11月13日(2000.11.13)

(71)出顧人 000004260

株式会社デンソー

愛知県刈谷市昭和町1丁目1番地

(72)発明者 堀江 真清

爱知県刈谷市昭和町1丁目1番地 株式会

社デンソー内

(74)代理人 100071135

弁理士 佐藤 強・

Fターム(参考) 5H430 BB01 BB05 BB09 BB11 BB12

EE03 EE07 EE17 FF04 FF08

FF13 CC08 HH03 JJ04 JJ07


LA07

(54)【発明の名称】 電圧レギュレータ

(57)【要約】

【課題】 過負荷に対して定電流保護特性を有し、高い 安定性と高い効率とを備えた電圧レギュレータを提供す る。

【解決手段】 出力トランジスタQ21のベースと電源線33との間に、同じ導電型を持つトランジスタQ31 とQ37とを直列に接続する。出力電流Iのが基準電圧 Vref2に対応した指令制限電流I1よりも小さい場合、トランジスタQ37は十分なオン状態となり、差動増幅回路28はトランジスタQ31を介して定電圧制御を行 10 う。出力電流Iのが指令制限電流I1を超えようとすると、差動増幅回路29はトランジスタQ37を介して出力電流Iのを指令制限電流I1に定電流制御する。この時、トランジスタQ31は十分なオン状態となる。



【特許請求の範囲】

【請求項1】 電源入力端子に与えられる電圧を指令さ れた電圧値に変換して電源出力端子から出力する電圧レ ギュレータにおいて、

出力電圧を検出する電圧検出回路と、

出力電流を検出する電流検出回路と、

前記出力電圧の目標値を示す指令出力電圧と前記電圧検 出回路により検出された検出出力電圧とに基づいて電圧 誤差信号を出力する第1の増幅回路と、

前記出力電流の制限値を示す指令制限電流と前記電流検 10 出回路により検出された検出出力電流とに基づいて電流 制限信号を出力する第2の増幅回路と、

前記出力電圧を制御するための制御電流が流れる通電経 路に設けられ、前記電圧誤差信号に従って駆動される第 1のトランジスタど、

前記通電経路において前記第1のトランジスタに対し直 列に設けられ、前記電流制限信号に従って駆動される第 2のトランジスタとを備えて構成されていることを特徴 とする電圧レギュレータ。

【請求項2】 前記電源入力端子から前記電源出力端子 20 への通電経路に出力トランジスタが設けられ、

前記第1および第2のトランジスタは、前記出カトラン ジスタのベース電流が流れる通電経路に設けられている ことを特徴とする請求項1記載の電圧レギュレータ。

【請求項3】 前記電源入力端子から前記電源出力端子 への通電経路に出力トランジスタが設けられるととも に、この出力トランジスタを駆動する駆動用トランジス 夕が設けられ、

前記第1および第2のトランジスタは、前記駆動用トラ ることを特徴とする請求項1記載の電圧レギュレータ。

【請求項4】 前記電流検出回路は、前記出カトランジ スタに対し直列に設けられた電流検出抵抗を備えて構成 されていることを特徴とする請求項2または3記載の電 圧レギュレータ。

【請求項5】 前記電源入力端子と前記電源出力端子と の間に前記電流検出抵抗と前記出カトランジスタとが順 に接続され、

前記第2の増幅回路は、差動増幅回路であって、前記指 令制限電流に対応した基準電圧と前記電流検出抵抗によ 40 り検出された電圧とが入力されるように構成されている ことを特徴とする請求項4記載の電圧レギュレータ。

【請求項6】 電源入力端子に与えられる電圧を指令さ れた電圧値に変換して電源出力端子から出力する電圧レ ギュレータにおいて、

出力電圧を検出する電圧検出回路と、

出力電流を検出する電流検出回路と、

前記出力電圧の目標値を示す指令出力電圧と前記電圧検 出回路により検出された検出出力電圧とに基づいて電圧 誤差信号を出力する第1の増幅回路と、

新,我们就是100mm,就是第一个数据。 第二章

前記出力電流の制限値を示す指令制限電流と前記電流検 出回路により検出された検出出力電流とに基づいて電流 制限信号を出力する第2の増幅回路と、

前記電源入力端子から前記電源出力端子への通電経路に 設けられ、前記電圧誤差信号に従って駆動される第1の トランジスタと、

前記通電経路において前記第1のトランジスタに対し直 列に設けられ、前記電流制限信号に従って駆動される第 2のトランジスタとを備えて構成されていることを特徴 とする電圧レギュレータ。

【請求項7】 前記電流検出回路は、前記第1および第 2のトランジスタに対し直列に設けられた電流検出抵抗 を備えて構成されていることを特徴とする請求項6記載 の電圧レギュレータ。

【請求項8】 前記電源入力端子と前記電源出力端子と の間に前記電流検出抵抗と前記第2のトランジスタと前 記第1のトランジスタとが順に直列に接続され、

前記第2の増幅回路は、差動増幅回路であって、前記指 令制限電流に対応した基準電圧と前記電流検出抵抗によ り検出された電圧とが入力されるように構成されている ことを特徴とする請求項7記載の電圧レギュレータ。

【請求項9】 前記電源入力端子とグランド端子との間 に、前記基準電圧を生成するための抵抗分圧回路が接続 されていることを特徴とする請求項5または8記載の電 圧レギュレータ。

【請求項10】 前記電源入力端子に、前記基準電圧を 生成するための定電圧回路が接続されていることを特徴 とする請求項5または8記載の電圧レギュレータ。

【請求項11】 前記電圧検出回路は、前記電源出力端 ンジスタのベース電流が流れる通電経路に設けられてい 30 子とグランド端子との間に接続された抵抗分圧回路から

> 前記第1の増幅回路は、差動増幅回路であって、前記指 令出力電圧に対応した基準電圧と前記抵抗分圧回路によ り検出された電圧とが入力されるように構成されている ・ことを特徴とする請求項1ないし10の何れかに記載の 電圧レギュレータ。

【請求項12】 前記第1および第2のトランジスタ は、同じ導電型を有していることを特徴とする請求項1 ないし11の何れかに記載の電圧レギュレータ。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、過電流保護回路を 備えた電圧レギュレータに関する。

[0002]

【従来の技術】電圧レギュレータに接続された負荷の抵 抗値が低下するなどして過負荷状態が生じた場合、電圧 レギュレータの出力電流が過大となって、電圧レギュレ 一夕や負荷が故障する虞がある。このような事態の発生 を防止するため、一般に電圧レギュレータには過電流保 50 護回路が付加されている。この過電流保護回路には、保

護動作中における出力電流と出力電圧との関係により、 定電流型、低減型、電流遮断型などがある。定電流型は 過負荷時に出力電流を定電流制御するもので、低減型は 過負荷時に出力電流をフの字特性などに従って低減する もので、電流遮断型は過負荷時に出力電流を遮断するも のである。

【0003】図10は、定電流型の過電流保護回路を備 えた電圧レギュレータの電気的構成を示している。この 図10において、電圧レギュレータ1の電源入力端子2 と電源出力端子3との間には出力トランジスタQ1が接 10 続され、そのベースとグランド端子4との間にはトラン ジスタQ2が接続されている。差動増幅回路5は、抵抗 R1、R2からなる分圧回路により検出された出力電圧 と指令出力電圧に対応した基準電圧Vrlとを入力して出 力電圧の誤差増幅を行うものである。また、差動増幅回 路6は、抵抗R3および増幅回路7により検出された出 力電流と指令制限電流に対応した基準電圧Vr2とを入力 して出力電流の誤差増幅を行うものである。ここで、基 準電圧Vrl、Vr2は、それぞれ入力端子8、9から入力 されている。

【0004】この場合、差動増幅回路5および6は、そ れぞれ定電圧制御および定電流制御という互いに相反す る制御を行う一方で、ともにトランジスタQ2のゲート に対し誤差増幅電圧を出力する構成となっている。そこ で、これら差動増幅回路5、6の各出力端子とトランジ スタQ2のゲートとの間にモード切替回路10を設け、 このモード切替回路10により、定電圧制御モード(通 常時)と定電流制御モード(過負荷時)とを切り替える ようになっている。

【0005】しかしながら、モード切替回路10は、出 30 力電流が指令制限電流に近い場合であっても両制御モー ドの切り替えが安定して行われるように構成されていな ければならず、その回路構成が複雑化してしまう。しか も、フィードバックループ内に複数のトランジスタから なるモード切替回路10が介在するために、モード切替 回路10において位相の遅れが発生し、電圧レギュレー タ1の安定性が低下するといった問題も生じる。

[0006]

【発明が解決しようとする課題】そこで、上記問題を回 避するため、図11に示した電気的構成を持つ電圧レギ 40 ュレータ11が用いられる。この図11において、トラ ンジスタQ3~Q8から構成されるオペアンプ12およ びトランジスタQ9~Q14から構成されるオペアンプ 13は、それぞれ図10における差動増幅回路5および 6に対応するものである。そして、制御電源端子14と トランジスタQ1のベースとの間には、オペアンプ12 内のトランジスタQ8とオペアンプ13内のトランジス タQ14とが並列に接続され、トランジスタQ2、Q 7、Q13の各ペースには端子15を介してバイアス電 圧VBSが与えられている。なお、図11において、オペ 50

アンプ12、13の位相補償回路は省略されている。 【0007】この電圧レギュレータ11において、トラ ンジスタQ2には、バイアス電圧VBSで決定される一定 のドレイン電流が流れる。また、このトランジスタQ2 のドレイン電流は、トランジスタQ1のベース電流、ト ランジスタQ8のドレイン電流およびトランジスタQ1 4のドレイン電流を加算した電流となる。従って、トラ ンジスタQ8またはQ14のドレイン電流が増減する と、トランジスタQ1のベース電流はその増減電流分だ け変化する特性を示す。なお、バイアス電圧VBSは、ト ランジスタQ2のドレイン電流(一定値)がトランジス タQ1の駆動に必要なベース電流の最大値(以下、最大 ベース電流と称す)以上となるように設定されている。 【0008】図12は、電圧レギュレータ11の負荷の 抵抗値RLに対する出力電圧Vo、トランジスタQ2、 Q8、Q14の各ドレイン電流 ID、およびトランジス タQ8、Q14のゲートの電圧を示している。ここで、 抵抗値R1は、(指令出力電圧/指令制限電流)により 計算される値である。

【0009】抵抗値RLがR1より大きい場合、すなわ ち出力電流が指令制限電流よりも小さい場合には、差動 増幅回路7の出力電圧は基準電圧Vr2よりも低くなるた め、オペアンプ13のトランジスタQ14はオフ状態と なる。この時、オペアンプ12は、抵抗R1、R2によ る分圧電圧が基準電圧Vrlと等しくなるようにトランジ スタQ8のドレイン電流つまりトランジスタQ1のペー ス電流を制御する。その結果、電圧レギュレータ11は 定電圧動作を行うようになる。

20

【0010】これに対し、抵抗値RLがR1より小さい 場合、すなわち出力電流が指令制限電流を超えようとす る過負荷状態の場合には、オペアンプ13は、差動増幅・ 回路7の出力電圧が基準電圧Vr2と等しくなるようにト ランジスタQ14のドレイン電流つまりトランジスタQ 1のペース電流を制御する。その結果、トランジスタQ 1に流れる出力電流が抑制され、電圧レギュレータ11 は定電流動作を行うようになる。この時、オペアンプ1 3による定電流動作によって出力電圧は指令出力電圧よ りも低くなるので、オペアンプ12のトランジスタQ8 はオフ状態となる。

【0011】しかしながら、この電圧レギュレータ11 においては、その負荷状態にかかわらず常にトランジス タQ2に最大ペース電流以上の電流を流し続ける必要が ある。このため、特に出力電流が小さい場合、トランジ スタQ2に流れる電流のほとんどは、制御電源端子14 からトランジスタQ8、Q2を介してグランド端子4に 流れることになり、この無駄な電流によって電圧レギュ レータ11の効率が低下するという問題がある。

【0012】また、図示しないが、IC化された電圧レ ギュレータのように出力電流が比較的小さい場合には、 電源入力端子2と電源出力端子3との間に、出力トラン ジスタとして一定電流を流すトランジスタと、定電圧制御により電源出力端子3から不要な電流を引き抜くトランジスタと、定電流制御により電源出力端子3から不要な電流を引き抜くトランジスタとを備えた回路構成が用いられる場合もある。しかし、このような回路構成の電圧レギュレータであっても、上述の電圧レギュレータ11と同様に、定電圧制御または定電流制御する上で不要な電流が引き抜かれ無駄になるので効率が悪いという問題があった。

【0013】本発明は、上記事情に鑑みてなされたもの 10 で、その目的は、過負荷に対して定電流保護特性を有するものであって、高い安定性と高い効率とを兼ね備えた電圧レギュレータを提供することにある。

[0014]

【課題を解決するための手段】請求項1に記載した手段によれば、出力電圧を制御するための制御電流が流れる通電経路に第1のトランジスタと第2のトランジスタとが直列に接続され、それぞれのトランジスタが互いに独立して動作する。すなわち、過負荷状態でない場合、第1のトランジスタは、第1の増幅回路からの電圧誤差信20号に従って、電圧レギュレータの出力電圧を指令出力電圧に一致させるように定電圧制御する。この時、出力電流は指令制限電流よりも小さいので、第2の増幅回路により制御される第2のトランジスタは十分なオン状態となり、上記定電圧制御を妨げることはない。

【0015】一方、過負荷状態となった場合、第2のトランジスタは、第2の増幅回路からの電流制限信号に従って、電圧レギュレータの出力電流を指令制限電流に一致させるように定電流制御する。この時、出力電圧は指令出力電圧よりも低下するので、第1の増幅回路により 30制御される第1のトランジスタは十分なオン状態となり、上記定電流制御を妨げることはない。

【0016】すなわち、本手段によれば、直列に接続された第1および第2のトランジスタは、互いに制御動作を妨げることなく上記制御電流を独立して制御することができるので、従来構成に存在した制御モードの切替回路(トランジスタを含んで構成される)が不要となり、安定性が向上する。また、制御電流が流れる通電経路に、指令出力電圧に等しい出力電圧あるいは指令制限電流に等しい出力電流を得るために必要且つ十分な電流の40みが流れるので、無駄な電流が流れることがなく、従来構成のものに比べ効率を高めることができる。

【0017】請求項2に記載した手段によれば、出力電流を流し出す出力トランジスタのベース電流が、第1および第2のトランジスタによって制御されるので、この出力トランジスタの許容電流値に応じた比較的大きな出力電流を得られる。

【0018】請求項3に記載した手段によれば、出力電流を流し出す出力トランジスタに加え、その出力トランジスタに加え、その出力トランジスタが設けられ 50

6

る。そして、その駆動用トランジスタのベース電流が、 第1および第2のトランジスタによって制御されるの で、請求項2に記載した手段よりも、一層大きな出力電 流を得ることができる。また、所定の出力電流を得る場 合に、第1および第2のトランジスタに流れる電流が小 さくなるので、例えばIC内に作り込まれる第1および 第2のトランジスタのトランジスタサイズを小さくでき る。

【0019】請求項4に記載した手段によれば、電流検 出抵抗の両端には出力電流に比例した電圧が生成される ので、その検出電圧に基づいて直接的にあるいは検出用 増幅回路などを介して出力電流を検出することができ る。

【0020】請求項5に記載した手段によれば、電流検出回路としての電流検出抵抗は、電源入力端子と出力トランジスタとの間に接続され、第2の増幅回路は差動増幅回路として構成されている。その結果、電流検出抵抗による検出電圧を直接的に(検出用増幅回路などを付加することなく)第2の増幅回路に入力することが可能となる。これにより、電流検出回路における位相遅れをなくすことができ、過負荷時における定電流制御の安定性を高めることができる。

【0021】請求項6に記載した手段によれば、出力電流を流し出すための出力トランジスタとして動作する第1のトランジスタと第2のトランジスタとが直列に接続される。請求項1に記載した手段と同様に、それぞれのトランジスタは、互いに制御動作を妨げることなく出力電圧または出力電流を独立して制御するので、制御モードの切替回路が不要となり安定性が向上する。また、電源入力端子から電源出力端子への通電経路に、出力電流のみが流れ無駄な電流が流れることがないので、従来構成のものに比べ効率を高めることができる。

【0022】請求項7に記載した手段によれば、電流検 出抵抗の両端には出力電流に比例した電圧が生成される ので、その検出電圧に基づいて直接的にあるいは検出用 増幅回路などを介して出力電流を検出することができ ス

【0023】請求項8に記載した手段によれば、電流検出回路としての電流検出抵抗は、電源入力端子と定電流制御を行う第2のトランジスタとの間に接続され、第2の増幅回路は差動増幅回路として構成されている。その結果、電流検出抵抗と第2の増幅回路とは、ともに電源入力端子の電位を基準電位として機能することが可能となるので、請求項5に記載した手段と同様の作用および効果を得ることができる。

【0024】請求項9に記載した手段によれば、電源入力端子とグランド端子との間に指令制限電流に対応した基準電圧を生成するための抵抗分圧回路が接続されているので、その基準電圧は電源入力端子に与えられる電圧(入力電圧)に応じた電圧となる。一方、上述したよう

に検出抵抗には電源入力端子の電位を基準電位として出力電流に比例した電圧が生成される。従って、上記基準電圧としてグランド電位を基準とする一定電圧を用いる場合に比べ、上記入力電圧が変動した場合の指令制限電流の変動を抑制することができる。

【0025】請求項10に記載した手段によれば、定電 圧回路は、電源入力端子の電位を基準電位として一定電 圧を生成する一方、検出抵抗は電源入力端子の電位を基 準電位として出力電流に比例した電圧を生成するので、 入力電圧が変動しても指令制限電流を一定に保つことが 10 できる。

【0026】請求項11に記載した手段によれば、第1 の増幅回路は、指令出力電圧に対応した基準電圧と抵抗 分圧回路により検出された出力電圧との差に応じた電圧 誤差信号を出力する。

【0027】請求項12に記載した手段によれば、第1 および第2のトランジスタは同じ導電型を有しているの で、上述した各請求項に記載した手段において接続順序 を指定した場合を除き、第1および第2のトランジスタ の接続順序を任意に設定できる。

[0028]

【発明の実施の形態】(第1の実施形態)以下、本発明の第1の実施形態について、図1ないし図4を参照しながら説明する。図1は、定電流型の過電流保護機能を備えた電圧レギュレータの電気的構成を示している。この図1に示す電圧レギュレータ21は、例えばエンジンを制御する電子制御装置(ECU)内に設けられる電源ICとして構成されている。電源入力端子22と電源出力端子23との間には、PNP型の出力トランジスタQ21のエミッタ・コレクタ間と抵抗R21(電流検出抵抗 30に相当)とが直列に接続されている。

【0029】出カトランジスタQ21のエミッタ・ベース間には抵抗R22が接続され、抵抗R21の両端電圧は増幅回路24に入力されるようになっている。この増幅回路24は、上記抵抗R21とともに電流検出回路を構成するもので、図2に示すように差動増幅回路25と抵抗R23~R26とから構成されている。なお、出カトランジスタQ21および抵抗R21、R22は上記ICに内蔵せず外付けする構成としても良い。

【0030】電圧レギュレータ21は、出力トランジス 40 タQ21を制御するために、オペアンプ26とオペアンプ27とを備えている。オペアンプ26は、トランジスタQ22~Q30からなる差動増幅回路28(第1の増幅回路に相当)と、この差動増幅回路28により制御されるトランジスタQ31(第1のトランジスタに相当)とから構成されている。また、オペアンプ27は、トランジスタQ32~Q36からなる差動増幅回路29(第2の増幅回路に相当)と、この差動増幅回路29により制御されるトランジスタQ37(第2のトランジスタに相当)とから構成されている。これらオペアンプ26、50

8

27は、正側、負側の電源端子30、31にそれぞれ接続された電源線32、33から電源電圧VDDの供給を得て動作するようになっている。なお、図1において、オペアンプ26、27の位相補償回路は省略されている。【0031】本実施形態においては、トランジスタQ22~Q37はMOSトランジスタから構成されている。このうちトランジスタQ31とQ37とは同じ導電型(ここではNチャネル型)であって、出力トランジスタQ21のペースと電源線33との間(ベースライン)に直列に接続されている。

【0032】差動増幅回路28において、Nチャネル型 のトランジスタQ22、Q23は差動対を構成してい る。ここで、トランジスタQ22のゲートは、指令出力 電圧V1に相当する基準電圧Vreflが与えられる端子3 4に接続されている。また、電源出力端子23と電源端 子31との間には、抵抗R27、R28の直列回路から なる分圧回路35(電圧検出回路および抵抗分圧回路に 相当)が接続されており、上記トランジスタQ23のゲ ートは、この分圧回路35の分圧点に接続されている。 【0033】Nチャネル型のトランジスタQ28、Q2 9は、上記差動対に対する能動負荷を構成している。電 源線32とトランジスタQ22、Q28との間には、そ れぞれPチャネル型のトランジスタQ24、Q26が接 続され、電源線32とトランジスタQ23、Q29との 間には、それぞれPチャネル型のトランジスタQ25、 Q27が接続されている。これらトランジスタQ24、 Q26およびトランジスタQ25、Q27は、それぞれ カレントミラー回路を構成している。

20

【0034】また、トランジスタQ22、Q23の共通ソース線と電源線33との間には、Nチャネル型のトランジスタQ30が接続されており、このトランジスタQ30のゲートは、パイアス電圧VBIASIが与えられる端子36に接続されている。上述のトランジスタQ31のゲートは、差動増幅回路28の出力ノードつまりトランジスタQ26とQ28の各ドレインの共通接続点に接続されている。

【0035】一方、差動増幅回路29において、Pチャネル型のトランジスタQ32、Q33は差動対を構成している。ここで、トランジスタQ32のゲートは、指令制限電流I1に相当する基準電圧Vref2が与えられる端子37に接続され、トランジスタQ33のゲートは、増幅回路24の出力端子に接続されている。

【0036】トランジスタQ32、Q33と電源線33との間には、それぞれ上記差動対に対する能動負荷を構成するNチャネル型のトランジスタQ34、Q35が接続され、電源線32とトランジスタQ32、Q33の共通ソース線との間には、Pチャネル型のトランジスタQ36が接続されている。このトランジスタQ36のゲートは、バイアス電圧VBIAS2が与えられる端子38に接続されている。上述のトランジスタQ37のゲートは、

差動増幅回路29の出力ノードつまりトランジスタQ3 3とQ35の各ドレインの共通接続点に接続されてい る。

【0037】次に、電圧レギュレータ21の動作につい、 て図3および図4も参照しながら説明する。電源入力端 子22と電源端子31(グランド端子に相当)との間に バッテリ電圧Vb (例えば12V) を印加し、電源端子 30と31との間に電源電圧VDD (例えば5V) を印加 し、さらに端子34、36、37、38と電源端子31 との間にそれぞれ所定の電圧を印加することにより、電 10 圧レギュレータ21が動作を開始する。

【0038】図3は、電圧レギュレータ21の出力電圧 - 出力電流特性を示している。ここで、縦軸は電源出力 端子23における出力電圧Voを示し、横軸は電源出力 端子23から出力される出力電流 I o を示している。出 力電流 I oが基準電圧 Vref2により指令される指令制限 電流Ⅰ1よりも小さい場合、電圧レギュレータ21は、 出力電圧Voが基準電圧Vreflにより指令される指令出 力電圧V1 (例えば5V) に等しくなるように定電圧制 御を行う。また、電源出力端子23に接続された負荷の 等価的な抵抗値RLが低下するなどして出力電流Ioが 指令制限電流 I 1を超えようとする場合(過負荷状態の 場合)、電圧レギュレータ21は、出力電流Ioが指令 制限電流 I 1 に等しくなるように定電流制御を行う。

【0039】図4は、負荷の抵抗値RLに対する出力電 圧VoおよびトランジスタQ31、Q37のゲートの電 圧を示している。この図4において、抵抗値R1は、

(指令出力電圧V1/指令制限電流I1)により計算さ れる値である。以下、図4を参照しながら、電圧レギュ レータ21の具体的な動作について説明する。

【0040】(1) RL>R1の場合

電圧レギュレータ21の通常動作モードである。抵抗R 21の両端子間には出力電流 I o に比例した電圧が発生

 $Vo = V1 = Vref1 \times (R27 + R28) / R28$

【0043】(2) RL<R1の場合

電圧レギュレータ21の過電流保護動作モードである。 分圧回路35による出力電圧Voの検出電圧は基準電圧 Vreflよりも低いので、差動増幅回路28においてトラ ンジスタQ31のゲート電圧はそのしきい値電圧Vtよ りも十分に高くなる(図4参照)。その結果、トランジ 40 スタQ31は線形領域で動作するようになり、そのドレ イン・ソース間電圧は十分に低くなる。

【0044】一方、差動増幅回路29において、抵抗R 21および増幅回路24により検出された出力電流 I o に比例する電圧(検出電圧)が基準電圧Vref2よりも高 い場合、トランジスタQ37のゲート電圧が下がり、上 記検出電圧が基準電圧Vref2よりも低い場合、トランジ

 $Io = I1 = Vref2/(Av \times R21)$

襄子 "咦" 经产品控制 化糖子用作的

【0046】また、出力電流 I oが指令制限電流 I 1に 等しい場合(あるいは極めて近い場合)には、トランジ 50 場合、トランジスタQ31とQ37とは直列に接続され

し、この電圧は増幅回路24によって増幅されて検出電 圧としてトランジスタQ33のゲートに与えられる。検 出出力電流に相当する検出電圧は指令制限電流 I 1 に対 応する基準電圧Vref2よりも低いので、差動増幅回路2 9の出力電圧(電流制限信号に相当)つまりトランジス タQ37のゲート電圧が当該トランジスタQ37のしき い値電圧Vtよりも十分に高くなる(図4参照)。その 結果、トランジスタQ37は線形領域で動作するように

なり、そのドレイン・ソース間電圧は十分に低くなる。

--10-

【0041】一方、出力電圧Voは分圧回路35により 検出され、その検出電圧はトランジスタQ23のゲート に与えられる。検出出力電圧に相当する検出電圧が指令 出力電圧V1に対応する基準電圧Vreflよりも高い場 合、差動増幅回路28の出力電圧(電圧誤差信号に相 当) つまりトランジスタQ31のゲート電圧は上がり、 検出電圧が基準電圧Vreflよりも低い場合、トランジス タQ31のゲート電圧は下がる。この場合、トランジス 夕Q31は飽和領域で動作する。

【0042】このように、出力トランジスタQ21のベ 20 ースラインに直列に接続されたトランジスタQ31、Q 37のうちトランジスタQ37は十分にオンした状態を 保つため、出力トランジスタQ21のベース電流はトラ ンジスタQ31により制御される。その結果、電圧レギ ュレータ21において、抵抗R21、増幅回路24、差 動増幅回路29、トランジスタQ37およびQ21から なる電流フィードバックループによる定電流制御は実質 的に機能せず、分圧回路35、差動増幅回路28、トラ ンジスタQ31およびQ21からなる電圧フィードバッ クループによる定電圧制御だけが機能するようになる。 30 これにより、電圧レギュレータ21の出力電圧Voは、 以下の(1)式により計算される指令出力電圧V1に等 しくなる。この(1)式において、R27、R28は、

それぞれ抵抗R27、R28の抵抗値を表している。 ... (1)

スタQ37のゲート電圧が上がる。この場合、トランジ スタQ37は飽和領域で動作する。

【0045】その結果、出力トランジスタQ21のベー ス電流はトランジスタQ37により制御され、電圧レギ ュレータ21において電圧フィードバックループによる 定電圧制御が機能を停止し、電流フィードバックループ による定電流制御だけが機能するようになる。これによ り、電圧レギュレータ21の出力電流Ioは、以下の

(2) 式により計算される指令制限電流 I1に等しくな る。この(2)式において、Avは増幅回路24の電圧 ゲインを表し、R21は抵抗R21の抵抗値を表してい る。

... (2)

병활하다 수 없다면요 그런 그

スタQ31、Q37はともに飽和領域で動作する。この

ているので、定電圧制御を行う差動増幅回路28と定電 流制御を行う差動増幅回路29のうちベース電流をより 制限する方の制御が支配的となる。

【0047】以上述べたように、本実施形態によれば、出カトランジスタQ21のベースラインに、定電圧制御するためのトランジスタQ31と定電流制御するためのトランジスタQ31、Q37は、互いに相手の制御を妨けることなく出カトランジスタQ21のベース電流を直接制御する。従って、出カトランジスタQ21のベース 10電流を制御する上で、無駄な電流(例えば図11に示す電圧レギュレータ11におけるトランジスタQ2のドレイン電流とトランジスタQ1のベース電流との差電流)を流す必要がなくなり、電圧レギュレータ21の効率を高めることができる。

【0048】また、2つのトランジスタQ31、Q37は、それぞれ差動増幅回路28から出力される電圧誤差信号、差動増幅回路29から出力される電流制限信号により独立して制御されるので、これら電圧誤差信号と電流制限信号とを合成する回路(例えば図10に示すモー20ド切替回路10)が不要となる。これにより、電圧または電流のフィードバックループ内に存在するトランジスタを減らすことができるので、位相遅れが小さくなり、電圧レギュレータ21の安定性を高めることができる。

【0049】さらに、電圧レギュレータ21は、オペアンプ26、27とは別に出カトランジスタQ21を備えているので、この出カトランジスタQ21のサイズに応じて比較的大きな出力電流Ioを流し出すことができる。特に、出カトランジスタQ21をICの外部に設ける構成とすることにより、電圧レギュレータ21は、よ30り大きな出力電流Ioを流し出すことが可能となる。

【0050】(第2の実施形態)次に、上述した第1の 実施形態を変形した第2の実施形態について、電圧レギュレータの電気的構成を示す図5を参照しながら説明す る。なお、図5において図1と同一構成部分には同一符 号を付して示し、ここでは異なる構成部分について説明 する。

【0051】図5に示す電圧レギュレータ39おいて、電源入力端子22と出力トランジスタQ21のエミッタとの間に電流検出抵抗に相当する抵抗R29が接続され、出力トランジスタQ21のコレクタは電源出力端子23に接続されている。また、バッテリ電圧Vbが印加される電源入力端子22と電源端子31との間には、抵

 $I 1=Vb/R29 \times (R30/(R30+R31))$

【0056】この(3) 式から分かるように、バッテリ電圧Vbが変動した場合における指令制限電流 I1の変動分は、トランジスタQ38のゲートに一定の基準電圧Vref3を与えた場合と比較して、R30/(R30+R31)倍に低減される。これにより、バッテリ電圧Vbが変動しても、過電流保護レベルをほぼ一定に保つこと 50

12

抗R30、R31からなる分圧回路40 (抵抗分圧回路 に相当)が接続されている。この分圧回路40の分圧点 には、指令制限電流I1に相当する基準電圧Vref3が生 成される。

【0052】過負荷時に定電流制御を行うためのオペアンプ41は、トランジスタQ38~Q46からなる差動増幅回路42(第2の増幅回路に相当)と、この差動増幅回路42により制御されるトランジスタQ37とから構成されている。ここで、差動増幅回路42を構成するトランジスタQ38~Q46は、それぞれ差動増幅回路28を構成するトランジスタQ22~Q30に対応しており、両者は同じ構成となっている。この図5においても、オペアンプ26、41の位相補償回路は省略されている。

【0053】トランジスタQ38のゲートは、上記分圧 回路40の分圧点に接続され、トランジスタQ39のゲートは、抵抗R29と出力トランジスタQ21のエミッタとの共通接続点に接続されている。また、トランジスタQ46のゲートは、バイアス電圧VBIASIが与えられる端子36に接続されている。これらオペアンプ26、41の正側の電源線43は電源入力端子22に接続されており、オペアンプ26、41はバッテリ電圧Vbの供給を受けて動作するようになっている。

【0054】上記構成を持つ電圧レギュレータ39は、第1の実施形態で説明した電圧レギュレータ21と同様にして動作し、第1の実施形態と同様の効果を得ることができる。この他、電圧レギュレータ39は以下のような特徴を有している。すなわち、差動増幅回路42は電源入力端子22を正側の基準電位として動作し、抵抗R29には電源入力端子22を基準電位として出力電流Ioに比例した電圧が検出される。このため、抵抗R29による検出電圧をトランジスタQ39のゲートに直接入力することができ、電圧レギュレータ21において必要とされた増幅回路24を省くことができる。これにより、増幅回路24により生じる位相遅れがなくなり、過負荷時における定電流制御の安定性を高めることができる。

【0055】また、トランジスタQ38のゲートには、電源入力端子22の電圧を分圧回路40により分圧して40 得られる基準電圧Vref3が与えられている。この場合、指令制限電流I1は、次の(3)式に示すようになる。ここで、R29、R30、R31は、それぞれ抵抗R29、R30、R31の抵抗値を表している。

(R30+R31)) … (3) ができる。

【0057】(第3の実施形態)次に、本発明の第3の 実施形態について、電圧レギュレータの電気的構成を示 す図6を参照しながら説明する。なお、図6において図 1と同一構成部分には同一符号を付して示し、ここでは 異なる構成部分について説明する。 【0058】図6に示す電圧レギュレータ44おいて、NPN型のトランジスタQ47(駆動用トランジスタに相当)は、出力トランジスタQ21を駆動するためのものである。そのコレクタとエミッタは、それぞれ出力トランジスタQ21のベースと電源線33に接続されており、そのベース・エミッタ間には抵抗R32が接続されている。トランジスタQ21、Q47および抵抗R21、R32は、電源ICに対して外付けする構成となっている。

【0059】電圧レギュレータ44は、出力トランジス 10 タQ21を制御するために、定電圧制御用のオペアンプ45と定電流制御用のオペアンプ46とを備えている。オペアンプ45は、トランジスタQ48~Q56からなる差動増幅回路47(第1の増幅回路に相当)と、この差動増幅回路47により制御されるトランジスタQ57(第1のトランジスタに相当)とから構成されている。また、オペアンプ46は、トランジスタQ58~Q66からなる差動増幅回路48(第2の増幅回路に相当)と、この差動増幅回路48により制御されるトランジスタQ67(第2のトランジスタに相当)とから構成され 20 ている。

【0060】トランジスタQ57とQ67とは同じ導電型(ここではPチャネル型)であって、電源線32とトランジスタQ47のベースとの間に直列に接続されている。トランジスタQ48~Q56からなる差動増幅回路47は、第1の実施形態に示す差動増幅回路28において各トランジスタQ22~Q30の導電型を反転させるとともに電源線32と33に対する接続関係を反転させた構成となっている。差動増幅回路48も差動増幅回路47と同一の構成となっている。

【0061】オペアンプ45において、トランジスタQ48のゲートは、指令出力電圧V1に相当する基準電圧Vref4が与えられる端子49に接続され、トランジスタQ49のゲートは、分圧回路35の分圧点に接続されている。また、トランジスタQ57のゲートは、差動増幅回路47の出力ノードつまりトランジスタQ53とQ55の各ドレインの共通接続点に接続されているとともに、位相補償回路を構成するコンデンサC21と抵抗R33との直列回路を介して電源出力端子23に接続されている。

【0062】同様に、オペアンブ46において、トランジスタQ58のゲートは、指令制限電圧I1に相当する基準電圧Vref2が与えられる端子37に接続され、トランジスタQ59のゲートは、増幅回路24の出力端子に接続されている。また、トランジスタQ67のゲートは、差動増幅回路48の出力ノードつまりトランジスタQ63とQ65の各ドレインの共通接続点に接続されているとともに、位相補償回路を構成するコンデンサC22と抵抗R34との直列回路を介して電源出力端子23に接続されている。なお、トランジスタQ56とQ6650

の各ゲートは、パイアス電圧VBIAS2 が与えられる端子 38に接続されている。

14

【0063】上記構成を持つ電圧レギュレータ44は、第1の実施形態で説明した電圧レギュレータ21と同様にして動作し、第1の実施形態と同様の効果を得ることができる。また、トランジスタQ57とQ67には、出カトランジスタQ21のベース電流(Q47のコレクタ電流)ではなく、さらにその1/hFEの大きさを持つトランジスタQ47のベース電流が流れるので、これらトランジスタQ57とQ67とに流れる電流はより小さくなる。その結果、IC化された電圧レギュレータ44は、トランジスタQ57とQ67のトランジスタサイズが小さくても、大きな出力電流Ioを流し出すことができる。

【0064】また、上述した第1または第2の各実施形態とは異なり、トランジスタQ57のドレインの電圧は、電源入力端子22に印加される電圧にかかわらず常にトランジスタQ47のペース・エミッタ間電圧(約0.7V)となる。従って、トランジスタQ57、Q67を高耐圧化する必要がなくなり、通常のCMOSLSI工程での製造が可能となるため、製造コストを上げることなくIC化が可能となる。

【0065】(第4の実施形態)次に、上述した第3の実施形態を変形した第4の実施形態について、電圧レギュレータの電気的構成を示す図7を参照しながら説明する。この変形は、第1の実施形態を変形して第2の実施形態を得た場合と同様にして行われるもので、図7において図5または図6と同一構成部分には同一符号を付して示す。

30 【0066】図7に示す電圧レギュレータ50おいて、電源入力端子22と出力トランジスタQ21のエミッタとの間に抵抗R29が接続され、出力トランジスタQ21のコレクタは電源出力端子23に接続されている。また、電源入力端子22と電源端子31との間には分圧回路40が接続され、その分圧点には指令制限電流I1に相当する基準電圧Vref3が生成される。

【0067】過負荷時に定電流制御を行うためのオペアンプ51は、トランジスタQ68~Q72からなる差動増幅回路52(第2の増幅回路に相当)と、この差動増幅回路52により制御されるトランジスタQ67とから構成されている。差動増幅回路52は、第1の実施形態に示す差動増幅回路29において各トランジスタQ32~Q36の導電型を反転させるとともに電源線32と33に対する接続関係を反転させた構成となっている。

【0068】ここで、トランジスタQ68のゲートは、 分圧回路40の分圧点に接続され、トランジスタQ69 のゲートは、抵抗R29と出カトランジスタQ21のエ ミッタとの共通接続点に接続されている。また、トラン ジスタQ72のゲートは、バイアス電圧VBIASIが与え られる端子36に接続されている。

[李胜集2][1]。 第15章 [1][1] 【0069】本実施形態の電圧レギュレータ50は、第3の実施形態で説明した電圧レギュレータ44と同様にして動作し、第3の実施形態と同様の効果を得ることができる。また、抵抗R29および分圧回路40について第2の実施形態で説明した電圧レギュレータ39と同様の構成を備えているので、第2の実施形態に特徴的な効果も併せて得ることができる。

【0070】(第5の実施形態)次に、本発明の第5の実施形態について、電圧レギュレータの電気的構成を示す図8を参照しながら説明する。この図8に示す電圧レ 10ギュレータ53は、定電流型の過電流保護機能を備えており、例えばエンジンを制御する電子制御装置内に設けられる電源ICとして構成されている。電源入力端子54と電源出力端子55との間には、同じ導電型(ここではPチャネル型)であってMOSトランジスタQ73、Q74と抵抗R35(電流検出抵抗に相当)とが直列に接続されている。抵抗R35の両端電圧は、この抵抗R35とともに電流検出回路を構成する増幅回路56に入力されるようになっている。

【0071】電圧レギュレータ53は、定電圧制御用の 20 オペアンプ57と定電流制御用のオペアンプ58とを備えている。オペアンプ57は、トランジスタQ75~Q83からなる差動増幅回路59(第1の増幅回路に相当)と、この差動増幅回路59により制御される上記トランジスタQ73(第1のトランジスタに相当)とから構成されている。また、オペアンプ58は、トランジスタQ84~Q92からなる差動増幅回路60(第2の増幅回路に相当)と、この差動増幅回路60により制御される上記トランジスタQ74(第2のトランジスタに相当)とから構成されている。これらオペアンプ57、5308は、電源入力端子54、電源端子61(グランド端子に相当)にそれぞれ接続された電源線62、63から電源電圧VDD(例えば5V)を得て動作するようになっている。

【0072】差動増幅回路59、60は、それぞれ図6に示す差動増幅回路47、48と同様の構成を有している。そして、トランジスタQ75のゲートは、指令出力電圧V1に相当する基準電圧Vref5が与えられる端子64に接続されている。また、電源出力端子55と電源線63との間には、抵抗R36、R37の直列回路からな40る分圧回路65(電圧検出回路および抵抗分圧回路に相当)が接続されており、上記トランジスタQ76のゲートは、この分圧回路65の分圧点に接続されている。さらに、トランジスタQ84のゲートは、指令制限電流I1に相当する基準電圧Vref6が与えられる端子66に接続され、トランジスタQ85のゲートは増幅回路56の出力端子に接続されている。

【0073】なお、トランジスタQ83、Q92のゲートは、バイアス電圧VBIAS3 が与えられる端子67に接続されており、トランジスタQ73、Q74のドレイン 50

16

・ゲート間には、それぞれ抵抗R38とコンデンサC2 3とからなる位相補償回路、抵抗R39とコンデンサC 24とからなる位相補償回路が接続されている。

【0074】この電圧レギュレータ53では、トランジスタQ73、Q74自体が出力トランジスタとして機能する。すなわち、電源出力端子55から出力される出力電流Ioは、電源入力端子54からトランジスタQ73、Q74を介して流れる。

【0075】電源出力端子55に接続された負荷の抵抗値RLが抵抗値R1よりも大きい場合(通常動作の場合)、差動増幅回路59は、トランジスタQ73を制御することによって、出力電圧Voが指令出力電圧V1に等しくなるように定電圧制御を行う。この時、出力電流Ioが指令制限電流I1よりも小さくなるので、トランジスタQ74は十分なオン状態となっている。

【0076】一方、負荷の抵抗値RLが抵抗値R1よりも小さい場合(過負荷状態の場合)、差動増幅回路60は、トランジスタQ74を制御することによって、出力電流Iのが指令制限電圧I1に等しくなるように定電流制御を行う。この時、出力電圧Vのが指令出力電圧V1よりも小さくなるのでトランジスタQ73は十分なオン状態となっている。

【0077】このように、本実施形態の電圧レギュレータ53も、トランジスタQ73、Q74が出力電流Ioを直接制御する点を除いて、第1の実施形態で説明した電圧レギュレータ21と同様に動作する。従って、本実施形態によっても第1の実施形態と同様の効果を得ることができる。

【0078】(第6の実施形態)次に、上述した第5の 実施形態を変形した第6の実施形態について、電圧レギュレータの電気的構成を示す図9を参照しながら説明する。なお、図9において図8と同一構成部分には同一符号を付して示し、ここでは異なる構成部分について説明する。

【0079】図9に示す電圧レギュレータ68おいて、電源入力端子54と電源出力端子55との間には、抵抗R40(電流検出抵抗に相当)と、互いに同じ導電型(ここではPチャネル型)であってMOSトランジスタQ93、Q94とが直列に接続されている。

【0080】電圧レギュレータ68は、定電圧制御用のオペアンプ69と定電流制御用のオペアンプ70とを備えている。オペアンプ69は、差動増幅回路59と、この差動増幅回路59により制御される上記トランジスタQ94(第1のトランジスタに相当)とから構成されている。ここで、トランジスタQ76のゲートは、電源出力端子55に接続され、トランジスタQ94のドレイン・ゲート間には、抵抗R41とコンデンサC25とからなる位相補償回路が接続されている。

【0081】一方、オペアンプ70は、トランジスタQ 95~Q99からなる差動増幅回路71(第2の増幅回 路に相当)と、この差動増幅回路71により制御される上記トランジスタQ93(第2のトランジスタに相当)とから構成されている。差動増幅回路71は、図7に示す差動増幅回路52と同様の構成を備えている。ここで、トランジスタQ95のゲートは端子66に接続され、トランジスタQ93のゲートは抵抗R40とトランジスタQ93のソースとの共通接続点に接続されている。また、トランジスタQ99のゲートは、パイアス電圧VBIAS4 が与えられる端子72に接続され、トランジスタQ93のドレイン・ゲート間には、抵抗R42とコ 10ンデンサC26とからなる位相補償回路が接続されている。

【0082】本実施形態の電圧レギュレータ68は、第5の実施形態で説明した電圧レギュレータ53と同様に動作し、第5の実施形態と同様の効果を得ることができる。また、差動増幅回路71は電源入力端子54を正側の基準電位として動作し、抵抗R40には電源入力端子54を基準電位として出力電流Ioに比例した電圧が検出される。このため、抵抗R40による検出電圧をトランジスタQ96のゲートに直接入力することができ、電20圧レギュレータ53において必要とされた増幅回路56を省くことができる。その結果、増幅回路56により生じる位相遅れがなくなり、過負荷時における定電流制御の安定性を高めることができる。

【0083】(その他の実施形態)なお、本発明は上記し且つ図面に示す各実施形態に限定されるものではなく、例えば以下のように変形または拡張が可能である。各実施形態においてオペアンプ26、27、41、45、46、51、57、58、69、70をMOSトランジスタにより構成したが、バイボーラトランジスタに30より構成しても良い。また、位相補償回路は、各実施形態に示した回路構成以外のものであっても良い。

【0084】第1および第2の実施形態において、トランジスタQ31とQ37の接続順序を入れ替えた構成、つまり出力トランジスタQ21のベースにトランジスタQ37のドレインを接続した構成としても良い。同様に、第3および第4の実施形態において、トランジスタQ57とQ67の接続順序を入れ替えた構成としても良い。さらに、第5の実施形態において、トランジスタQ73とQ74の接続順序を入れ替えた構成としても良い。

【0085】第1および第3の実施形態において、電源端子30と端子37との間および端子37と電源端子31との間にそれぞれ抵抗を接続して抵抗分圧回路を構成し、この抵抗分圧回路により基準電圧Vref2を生成するようにしても良い。同様に、第5および第6の実施形態において、電源入力端子54と端子66との間および端子66と電源端子61との間にそれぞれ抵抗を接続して抵抗分圧回路を構成し、この抵抗分圧回路により基準電圧Vref6を生成するようにしても良い。

18

【0086】各実施形態において、指令制限電流 I 1に相当する基準電圧 V ref2、 V ref3、 V ref6を生成する場合、定電圧回路を用いることが好ましい。この定電圧回路は、例えば第2または第4の実施形態において、抵抗R30に替えて定電圧ダイオードを接続することにより構成される。この構成によれば、電源入力端子22と分圧回路40の分圧点との間の電圧が一定になるので、パッテリ電圧 V bの変動にかかわらず指令制限電流 I 1を一定に保つことができる。

【0087】各差動増幅回路28、29、42、47、48、52、59、60、71において、本発明でいう第1または第2のトランジスタを十分に駆動するために、適宜レベルシフト回路を付加することが好ましい。例えば、第4の実施形態において、分圧回路40の分圧点とトランジスタQ68のゲートとの間、抵抗R29と出力トランジスタQ21のエミッタとの共通接続点とトランジスタQ69のゲートとの間に、それぞれソースフォロアを設ける構成とすれば良い。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す電圧レギュレータの電気的構成図

【図2】電流検出回路を構成する増幅回路の電気的構成 図

【図3】電圧レギュレータの出力電圧-出力電流特性を 示す図

【図4】負荷の抵抗値RLに対する出力電圧Voおよび トランジスタQ31、Q37のゲートの電圧を示す図

【図5】本発明の第2の実施形態を示す図1相当図

【図6】本発明の第3の実施形態を示す図1相当図」

【図7】本発明の第4の実施形態を示す図1相当図

【図8】本発明の第5の実施形態を示す図1相当図

【図9】本発明の第6の実施形態を示す図1相当図

【図10】従来構成を示す電圧レギュレータの概略的な 電気的構成図

【図11】他の従来構成を示す電圧レギュレータの電気 的構成図


【図12】負荷の抵抗値RLに対する出力電圧Vo、トランジスタQ2、Q8、Q14のドレイン電流ID およびトランジスタQ8、Q14のゲートの電圧を示す図 【符号の説明】

21、39、44、50、53、68は電圧レギュレータ、22、54は電源入力端子、23、55は電源出力端子、28、47、59は差動増幅回路(第1の増幅回路)、29、42、48、52、60、71は差動増幅回路(第2の増幅回路)、31、61は電源端子(グランド端子)、35、65は分圧回路(電圧検出回路、抵抗分圧回路)、40は分圧回路(抵抗分圧回路)、Q21は出力トランジスタ、Q31、Q57、Q73、Q94はトランジスタ(第1のトランジスタ)、Q37、Q5067、Q74、Q93はトランジスタ(第2のトランジ


スタ)、Q47はトランジスタ (駆動用トランジスタ)、R21、R29、R35、R40は抵抗 (電流検


出抵抗) である。







[図2]













[図5]












[図9]





[図11]



[図12]







10 装髓管 包含 10 mm Barton Describer State State of